FPGA & Verilog

[swapd0]

¿Sabeis de algun pdf decente donde aprender verilog? Al parecer la gente lo recomienda sobre el VHDL para trastear con una FPGA, tengo una MiST y tengo en mente un proyecto que lo mas seguro que se quede en nada :P

Gracias

PD: se que en verdad necesitaria una placa de desarrollo pero son muy caras, por lo que prefiero aprovechar las MiST.

[Limonetti]

Me pilla muy fuera de juego, pero por ver si ayuda.

Del libro que se empleaba como texto docente en Microlectronica en Zaragoza tienes esto para descargar. Para comenzar igual esta bien, pero es VHDL.

Me quedo al tanto de si se recomienda algo que tambien me interesa.

[swapd0]

Descargado, le echare un vistazo seguro que me valen para ampliar conocimientos.

[Segata Sanshiro]

Aquí tienes placas de desarrollo desde 30 dólares: https://numato.com/product-category/...linx-spartan-3 Afortunadamente a día de hoy hay placas de desarrollo bastante baratas.

[swapd0]

Aquí tienes placas de desarrollo desde 30 dólares: https://numato.com/product-category/...linx-spartan-3 Afortunadamente a día de hoy hay placas de desarrollo bastante baratas.

El problema es el tamaño de la FPGA que seguro que son pequeñas, de todas formas he visto que pillando un USB Blaster puedes usar la MiST como placa de desarrollo.

[Segata Sanshiro]

La que te he pasado tiene una Spartan 3, pero por poco más tienes una con Spartan 6 (más RAM DDR, etc.), que debe ser similar a la que hay en la MiST. Lo digo para que quede puesto por aquí como referencia, porque si ya tienes la MiST y es cómodo usarla como placa de desarrollo, no te hace falta nada más

[masteries]

Te recomendaría mirar cómo utilizar un lenguaje de más alto nivel que VHDL/verilog, como LabVIEW o Simulink, dado que VHDL/verilog son de muy bajo nivel y hasta que haces algo que resuelva tu problema te podrá llevar muchísimo tiempo; se puede entender casi como emplear lenguaje ensamblador.

Es un aporte para mejorar tu eficiencia (rendimiento por hora trabajada) diseñando el circuito para la FPGA.

[jduranmaster]

Te recomendaría mirar cómo utilizar un lenguaje de más alto nivel que VHDL/verilog, como LabVIEW o Simulink, dado que VHDL/verilog son de muy bajo nivel y hasta que haces algo que resuelva tu problema te podrá llevar muchísimo tiempo; se puede entender casi como emplear lenguaje ensamblador.

Es un aporte para mejorar tu eficiencia (rendimiento por hora trabajada) diseñando el circuito para la FPGA.

Estoy de acuerdo. Con Simulink se pueden simular sistemas digitales básicos y complejos y llevarlos a posteriori a una FPGA. La curva de aprendizaje es mucho más suave que meterse de lleno con Verilog/VHDL y hará que te frustres menos.